パラレルダイポールラインホール効果システムを用いたCdTe、CdSeTe、CdSe薄膜の電気特性抽出

成膜直後のCdSe、成膜直後およびCdCl2処理済みCdTe、CdCl2処理済みCdSeTe/CdTe薄膜の電気特性を、高感度パラレルダイポールライン（PDL）ホール効果システムを用いて調査しました。PDLホールは、AC方式と従来のDC磁場方式を提供し、信号対雑音比（S/N）が向上しているため、より信頼性が高く正確な測定が可能です。PDLホール効果測定における測定プロセスの手順を詳細に説明します。ホール測定からキャリア濃度、移動度、抵抗率、シート抵抗、および多数キャリアタイプ（pまたはn）を抽出できます。CdTe薄膜のI-Vスキャン時の抵抗率測定からショットキー型の挙動が観察されました。この非オーミック挙動を解消するため、金などのサンプル接点に適した材料を使用する予定です。これにより信号が改善され、より信頼性の高い結果を抽出できるようになります。