最近推出的全晶圓測繪和成像技術為發射極鈍化缺陷的根本原因分析創造了新的可能性。 線上相容 PL 成像可識別諸如發射極飽和電流增加和隱含開路電壓降低的局部區域等缺陷。 然後可以透過多參數非接觸式測量對缺陷區域進行高級離線評估,這些測量能夠確定表面複合、界面陷阱密度或控制場效應鈍化的介電電荷的作用。 討論了相關的新穎計量方法,並使用介電膜和非晶矽異質結先進矽鈍化的示例進行了說明
A. Findlay, J. Lagowski, M. Wilson, J. D'Amico, A. Savtchouk, F. Korsós, G. Nádudvari